Синтез однорозрядних суматорів на три входи в базисі Буля в нормальних формах. Однорозрядний суматор на 3 входи S=ABCABCABCABC P= ABCABCABCABC  S=ABCABCABCABC P=ABBCAC Аномальні форми S=(AB)C((AB) C)(ABC(AB) P=ABС(BA) S=C(ABAB) C (ABAB) P=ABC(ABAB) Асинхронні лічильники Лічильником називають послідовнісний цифровий пристрій, призначений для підрахунку та запам’ятовування числа імпульсів, поданих на його лічильний вхід. В асинхронних лічильниках відсутня загальна для всіх розрядів синхронізація і перехід в нові стани відбувається послідовно розряд за розрядом, починаючи з вхідного, на який надходять лічильні імпульси. Таким чином асинхронний (послідовний) лічильник можна виконати у вигляді послідовності тригерів, включених в лічильному режимі, для кожного з яких лічильний імпульс формується тригером сусіднього молодшого розряду. Основна перевага асинхронних лічильників - це мінімальні витрати мікросхем і мінімум електричних зв’язків, що спрощує трасування ліній зв’язку та підвищує завадостійкість, основні недоліки – це низька швидкодія та наявність хибних станів на виході за рахунок неодночасного переключення тригерів лічильника. Мікросхема ИЕ4 – це 4-розрядний двійковий асинхронний лічильник-подільник на 2, на 6 і на 12, який працює в коді 6421. Його принципова схема наведена на рис.11.5. Лічильник ИЕ4 складається з двох незалежних подільників, як і мікросхема ИЕ2. Якщо тактова послідовність з частотою f подана на вхід C0 (вивід 14), на виході Q0 (вивід 12) отримаємо меандр з частотою f/2. Послідовність з частотою f на тактовому вході C1 (вивід 1) запускає подільник на 6, і меандр з частотою f/6 з’являється на виході Q3 (вивід 8). При цьому на виходах Q1 і Q2 (виводи 11 і 9) присутні сигнали з частотою f/3. Обидва тактових входи спрацьовують по від’ємному перепаду тактових імпульсів. Входи R0 (виводи 6 і 7) використовуються для скидання лічильника в 0. Для того, щоби побудувати лічильник з коефіцієнтом перерахунку 12, необхідно об’єднати подільники на 2 і на 6, з’єднавши вихід Q0 з входом C1 (виводи 12 і 1 відповідно). На вхід C0 подається вхідна частота f, а на виході отримується послідовність симетричних прямокутних імпульсів з частотою f/12. Режими роботи лічильника типу К155ИЕ4. Режим двійкового подільника на 12. Принципова схема лічильника типу К155ИЕ4. Динамічне виконання. Динамічне виконання інструкцій з послідовного первинного потоку запроваджено, наприклад, у суперскалярних процесорах класу Пентіум Про, Пентіум II/III/4 (IA-32 , тобто 32-х розрядна архітектура Інтел), AMD Hammer (архітектура х86-64, для робочих станцій), Ітаніум (IA-64, розроблено сумісно з фірмою Hewlett-Packard, архітектура ЕРІС, призначений для серверів, робочих станцій) і передбачає наступне: - динамічне (під час виконання програми) розпаралелювання єдиного скалярного послідовного потоку інструкцій ( виконує вбудована до процесора апаратна підсистема, що була предтечею машини потоку даних, яка реалізує спекулятивно модифікований алгоритм "Роберт Томасуло”, мейнфрейм ІВМ 360/91, 1967); - передбачення напрямків умовних переходів з імовірністю 92 і більше відсотків, на основі кореляційних алгоритмів; - спекулятивне (за передбаченням) опрацювання коду з використанням тіньових регістрів аби захистити машину від спекулятивного промаху забороною зміни програмного стану машини до певного пункту виконання програмного коду. На сьогодні динамічне виконання є стандартним засобом підвищення рівня завантаження розпаралеленої архітектури багатьох типів процесорів.